k0b0's record.

Computer Engineering, Arts and Books

2018-01-01から1ヶ月間の記事一覧

スーパーコンピュータを創った男 シーモア・クレイの生涯

スーパーコンピュータと聞いて必ず頭の中をよぎるのはCray-1だ(多くの日本人は「京」を思い浮かべるかも知れないが)。 クレイ・リサーチ社が開発したベクトル型計算機でその美しい外見から、当時は「超高級ソファ」とジョークで称されていたらしい。 (Cray…

Icarus Verilog の引数オプション

Icarus Verilog(iverilog)の引数オプションをメモしておく。 書式 iverilog [-ESVv] [-Cpath] [-ccmdfile] [-g1|-g2|-g3.0] [-Dmacro[=defn]] [-pflag=value] [-Iincludedir] [-mmodule] [-Mfile] [-Nfile] [-ooutputfilename] [-stopmodule] [-ttype] [-Tmi…

パタヘネ、ヘネパタ MIPSからRISC-Vへ コンピュータアーキテクチャはDSAへ(?)

コンピュータアーキテクチャの名著、パタヘネこと「Computer Organization and Design」とヘネパタこと「Computer Architecture, Sixth Edition: A Quantitative Approach」のRISC-Vエディションがいつの間にか発売されてる。 コンピュータアーキテクチャはD…

Syntacore社のRISC-Vチップ SCRファミリについて@ [追記:2018/01/31]

Syntacore社のSCRファミリ Syntacore社のSCRファミリはRISC-Vを採用したマイクロプロセッサIPである。その用途範囲は組み込み用のMCUコアからSMP をサポートするアプリケーションコアまで幅広い。とりあえず、SCRファミリ中の組み込み用MCUであるSCR1 が無償…

CPUの脆弱性 MeltdownとSpectre

最近、CPUの脆弱性問題で色々と大変なことになっている。詳細は以下のページを参照。 d.hatena.ne.jp

RISC-Vの実装について

RISC-Vの実装についてメモ。 RISC-V:UCBの実装 Rocket Chip ・バークレイの元祖RISC-V実装。シングル命令発行、5段パイプライン構成 ・コアの実装はChisel ・ChiselからVerilogコードの生成も可能(解読するのは難しそうだが。。。) ・XilinxのFPGA向けに…

Homebrew-caskのインストール

インストール方法 Homebrewの拡張であるhomebrew-caskをインストールする。 以下のコマンドを実行してインストールする。 (注:Homebrew をインストールしていない場合はココからHomebrewをインストールする) $ brew install caskroom/cask/brew-cask イン…

Interface 2018 2月号 AIチップ特集

少し購入が遅くなったがInterface 2月号を購入した。 企業・大学のAIチップ特集やRISC-Vなどのオープンソースプロセッサの情報が掲載されており、コンピュータアーキテクチャやプロセッサ好きには嬉しい内容だった。 個人的にはSyntacore社のRISC-Vチップで…