組合わせ回路 SystemVerilogで簡単な組合わせ回路を記述してみる。 デコーダ デコーダ(decoder3to8.sv) 3入力8出力のデコーダの記述。SystemVerilogのalways_comb文＋case文を使って処理を記述。入出力信号のデータ型はlogicとしている。出力信号に関してはr…