SystemVerilogで2種類のレジスタファイル(アドレス長:2ビット、レジスタ数:4、データ長:32ビット)を記述してみる。 レジスタファイル（レジスタとMUXで構成） 個人的にはこちらの記述の方が読みやすいかなぁ。 （レジスタ数が増えると、コードの行数が長くな…