論理遅延 SystemVerilogで論理遅延を含めた回路を記述してみる。 論理遅延（logic_delay.sv） 論理遅延を含めたゲートの記述。論理遅延は"#"を用いて記述する。遅延の単位は`timescale 単位/時間精度で指定する。`timescaleで指定しない場合は遅延の単位は”n…

カウンタ、有限状態マシン SystemVerilogでカウンタ、有限状態マシンを記述してみる。 カウンタ カウンタ(counterN.sv) Nビットカウンタの記述。クロック信号（clk）の立ち上がり時にカウンター値（q）がカウントされる。なお、カウンターのリセットはリセッ…