2018-01-27から1日間の記事一覧
ある本を本棚から見つけて去年のノーベル文学賞のことを思い出した。去年、カズオ・イシグロ氏がノーベル文学賞を受賞した。イシグロ氏の本は一冊しか読んだことがなかったけれども、その一冊の印象が強烈だったので氏の名前は覚えてた。その強烈な一冊とい…
「コンピュータと言えば機械式の歯車やパラメトロンや真空管やシリコンチップで実装されたものだろう。」と思ってしまう人が多いのではないだろうか。本書はそのような思い込みを打ち砕き、「コンピュータとは何か?」という問いに対して本質的な答えを出し…
久しぶりにvimの設定ファイル(.vimrc)を整理したのでメモしておく。(設定ファイル中の「”」はコメントアウトである。) $HOME/.vimrc """"" .vimrc """"" """ 新しい行のインデントを現在行と同じにする set autoindent """ バックアップファイルを作るデ…
VerilogHDLでは記述する回路によってreg型とwire型を使い分ける必要がある。SystemVerilogでは新たにlogic型が導入されており、reg型とwire型を使い分けることなく全ての信号をlogic型で宣言することが出来る。これにより、reg型、wire型の使い分けのミスに…