Western DigitalのRISC-VコアSweRV(SystemVerilog記述)が公開されたみたい
ざっくりとした仕様は以下の通り
- Apache 2.0ライセンス
- 32bit 9ステージパイプライン（スーパースカラ）
- 最大4.9 CoreMarks / Mhz
- 監視システムのリアルタイム分析などのデータ集約型アプリケーションをサポート
- 28mm CMOSバッテリで動作し、電力効率の高い設計では最大1.8GHzで動作可能
詳細は以下を参照のこと。
msyksphinz.hatenablog.com
github.com
github.com
