k0b0's record.

Computer Engineering, Arts and Books

2018-02-01から1ヶ月間の記事一覧

Git入門 基本コマンド

ローカルリポジトリをリモートリポジトリにプッシュするまで Gitの基本コマンドをメモ。とりあえず、ローカルリポジトリを作成してリモートリポジトリにプッシュしてみる。 ローカルリポジトリの作成 以下のコマンドよりローカルリポジトリを作成する(コマ…

Introduction to SystemVerilog. Module and port

SystemVerilogってVerilogHDLと何が違うの? SystemVerilogはVerilogHDLを拡張した言語であり、主に検証に関する機能が拡張されている。具体的にはVerilog-2005 の拡張であり、機能的には上位互換となっている。 2005年にSystemVerilog は IEEE Standard 180…

Python入門 関数 ラムダ式

関数 pythonではdef文を用いて関数を定義する。下記の記述例では関数plusは引数としてxとyを受け取り、それらを加算したものを返す。 関数の記述例 # 関数を定義 def plus(x,y): sum = x + y return sum # 関数呼び出し print(plus(1,2)) 実行結果 3 関数の…

CPUの脆弱性に対してオープンソースプロセッサで対抗する。

最近、CPUの脆弱性(Meltdown、Spectr)が世間を騒がせている。これに関して、Jonathan Corbet氏(LInuxカーネルの開発者)がCPUの脆弱性への対抗手段としてオープンソースプロセッサについて興味深い考察をしている。詳細は以下に譲る。opensource.srad.jp…

HiFive Unleashed:世界初のLinux対応RISC-Vチップ

SiFiveが「HiFive Unleashed」っていう世界初のLinux対応RISC-Vチップを発表(SiFiveのFreedom U540 SOCを中心に構成されているみたい)。とりあえずざっくりとメモしておく。 HiFive Unleashedの特徴 4 + 1マルチコアコヒーレント構成、最大1.5 GHz(Freedo…

Python入門 制御構文(if, for, while)

pythonの制御構文 pythonの制御構文についてメモ。 if elsif else(もし〜ならば) pythonの分岐制御はif、elif、elseを用いて記述する。(else if ではなく、elifなのでC言語などの文法が染み付いている人は注意。) ifの記述例 myname = "python" if mynam…

Python入門 リストについて

リストの宣言と初期化 リストの宣言および初期化は[]を用いて行う。 >>> list = [] # 宣言 >>> list = [1,2,4,8,16,32,64,128] # 初期化 >>> list # リストの内容を表示 [1, 2, 4, 8, 16, 32, 64, 128] リストへの要素の追加 appendメソッドによる要素の追加…

Python入門 変数と型 数値型について

Pythonで取り扱える数値型 pythonでは以下の数値型が取り扱える。 整数型(int) 実数型(浮動小数点数)(float) 虚数型(j) 論理型(bool) 整数型(int) 整数の記述例 ”0o”、"0x"、"0b"を記述することで、8進数、16進数、2進数を取り扱うことができる。…

Verilog/SystemVerilogのparameterの使い方

parameter Verilog/SystemVerilogでは以下のようにparameterを設定することができる。parameterを使用することでモジュールの拡張性やコードの可読性が高くなる。 parameterの書式 parameter パラメータ名 = 値; parameterの記述例 module ff_para(ck, reset…

python入門 変数と型 文字列について

pythonって? 汎用プログラミング言語 1991年にグイド・ヴァンロッサム氏が開発 動的型付け言語 コードがシンプルで扱いやすい 他のプログラミング言語に比べて少ない記述でシステムを構築できる AI・DeepLearningを学ぶには欠かせない言語 pythonの変数宣言…

リブーティングコンピュータ技術:コンピュータアーキテクチャを再定義する。

Rebooting Computer 海外では国が総力を挙げて「Rebooting Computer(リブーティングコンピュータ技術)」を研究しているようだ。これはすなわち、コンピュータアーキテクチャを再定義(創りなおそう)という試みだ。その背景にあるのは、ノイマン型コンピュ…

Verilog/SystemVerilogの条件コンパイル

条件コンパイル `ifdef 〜 `else Verilog/SystemVerilogでは`ifdef 〜 `else文を記述することによってプログラムを条件コンパイルすることができる。下記に条件コンパイルの書式を示す。str1が定義済みなら記述1をコンパイルし、str2が定義済みなら記述2を…